EMI 不再是電源設計師的惡夢：Bourns 新款遮蔽功率電感正面對決高功率密度設計

問任何一個電源工程師，什麼讓他們夜深人靜時還輾轉難眠，答案不會是「電容降額」或「FET 選型」——他們會說 EMI。不是因為設計有誤，而是因為 EMI 是一個藏在元件之間、藏在沒有被完全模擬的 PCB 佈局裡、藏在你在以為即將完工時偏偏把噪聲耦合到類比Rail的開關節點裡的問題。

Bourns 剛發表了一個全新的小型遮蔽功率電感系列，專為高功率密度 DC-DC 轉換器打造。他們的訴求很直接：更好的磁屏蔽架構，讓你能把功率密度往上推，而不必承受通常伴隨而來的 EMC 頭疼。

痛點出現在哪裡

資料中心正在把伺服器電源供應器逼進越來越極端的功率密度尺寸。當你把更多電力子系統塞進 1U 機箱時，節點之間的 EMI 隔離變得越來越困難。一路在紙上看起來很乾淨的電源軌，可能會把噪聲耦合到相鄰的伺服器節點，把整體系統可靠性一起拖下水。

汽車電子面臨的是業界最嚴苛的 EMC 要求。電動車架構同時運行多個功用完全不同的 DC-DC 轉換器，而它們全都得在同一個電磁環境裡共存。一次 EMC 整改週期，可以讓整個汽車專案延誤好幾個月。

工業電源部署環境充滿了來自馬達驅動器、接觸器與開關設備的電氣噪聲。一個在實驗室環境完美運作的電源模組，可能在現場部署時失敗，因為相鄰設備的 EMI 把它推向臨界點。

遮蔽架構的差異

不是所有功率電感的遮蔽都是平等的。Bourns 的方法聚焦在將磁通量導離附近的高速訊號走線，而不是試圖完全消除磁場。在實務上，這意味著對佈局敏感的設計——尤其是那些使用具有陡峭邊緣的 GaN 或 SiC 開關元件的設計——在 PCB 佈局階段可以更有容錯空間。

對那些曾在 EMC 整改上耗費大量時間的工程師來說，這個含義再直接不過：元件層級更好的遮蔽代表更少的佈局限制、更少的被動元件用於 EMI 濾波，以及更短的 EMC 調試週期。

時間點不是巧合

Bourns 在 2026 年中發表這個系列，正好對齊了 AI 伺服器硬體、高效運算平台，以及電動車 DC-DC 架構功率密度起飛的那一波。每代更強大的半導體晶片，都要求更多的電力、更小的空間、更緊的雜訊預算。Bourns 把產品定位在 exactly the point where EMC problems become program risks。

• 電源模組設計者：新系列提供已知 EMI 性能基準的直接替代路徑
• Tier-1 汽車供應商：遮蔽設計有助於因應日趨嚴格的汽車 EMC 要求
• 資料中心基礎建設：在高功率密度拓譜中終於有一個可信的 EMI 抑制選項，而這在此之前往往需要大量的客製工程