RF 應用中電感的 Layout 很重要：VCO 電感佈局的五大原則

在射頻積體電路（RFIC）中，電感是 VCO（Voltage Controlled Oscillator）、LNA、Mixer 等電路的核心被動元件。與 DC 功率電感不同，RF 電感的效能高度依賴於 layout 的幾何形狀與周圍環境。本篇說明 RF 電感 Layout 的核心原則。

原則一：電感走線的形狀選擇

最常見的 RF 電感形狀：

• 八邊形（Octagonal）：兼顧 Q 值與 layout 方便性，是多數 RF 設計師的首選
• 圓形（Circular）：Q 值最高，但 layout 時浪費角落空間
• 正方形（Square）：Q 值較低，但最易於 layout

實測經驗：八邊形與圓形的 Q 值差距約 5~10%，但八邊形的 layout 密度優勢使其成為多數 IC 設計的標準。

原則二：避免與襯底耦合

線圈產生的磁場會在矽襯底（substrate）中感應出渦流（eddy current），造成能量損耗，降低 Q 值。

解法：在電感線圈與襯底之間插入「厚氧化層」或使用高地陽擋層（thick metal isolation），或在線圈下方舖設接地屏蔽（ground shield）圖。

原則三：相鄰電感之間的耦合

如果同一晶片上有兩顆相鄰的電感（如 VCO 的 tank 電感和 tail 電感），它們的磁通會互相耦合，改變各自的等效感值與 SRF。

解法：保持相鄰電感之間的距離 ≥ 3 倍線圈外徑，或使用屏蔽隔離（deep trench isolation）。

原則四：走線寬度與匝數的權衡

走線越寬：DCR 越低，Q 值越高；但匝間電容越大，SRF 越低。

RF 電感的走線寬度通常在 5μm~15μm，匝數 3~8 匝，間距 1~2μm，在 Q 值與 SRF 之間取得平衡。

原則五：電感端點的 minterm 位置

IC 設計中，電感的兩個端點（terminations）位置會影響到與其他元件的連接距離。應盡量將電感放在「驅動端」與「負載端」距離最近的位置，減少走線電感的附加效應。

實例：CMOS VCO 電感 Layout

一個 2.4GHz VCO 的片上電感典型規格：

• 線圈外徑：200μm~300μm
• 走線寬度：10μm
• 匝數：4~5 匝
• 襯底屏蔽：舖地圖或 thick oxide
• 預期 Q 值：10~15 @ 2.4GHz